Txipen diseinua herrialde bakoitzaren garapen lehentasunetako bat da eta Txinako txipen diseinua industria zabaltzeak nire herrialdeak atzerriko txipekiko duen mendekotasuna murrizten lagunduko du. Aurreko artikuluetan, editoreak txiparen diseinuaren aurrera eta alderantzizko fluxua eta txipa diseinatzeko aukerak aurkeztu zituen behin. Artikulu honetan, editoreak txipen diseinuaren kapitulua aurkeztuko dizu: RFID txiparen diseinuan erlojuaren zuhaitzaren energia kontsumoa optimizatzea eta gauzatzea.
1 ikuspegi orokorra
UHF RFID UHF irrati frekuentzia identifikatzeko etiketa txipa da. Txipak energia hornitzeko modu pasiboa hartzen du: garraiatzailearen energia jaso ondoren, RF front-end unitateak Vdd potentzia seinalea sortzen du txipa osoa lan egiteko. Energia hornitzeko sistemaren mugak direla eta, txipak ezin du korronte disko handirik sortu, beraz, potentzia txikiko diseinua aurrerapen nagusia bihurtu da txipa garatzeko prozesuan. Zirkuitu digitalaren zatiak ahalik eta energia kontsumo txikiena izan dezan, zirkuitu logiko digitalaren diseinurako prozesuan, sistemaren egitura sinplifikatzeaz gain (funtzio sinpleek kodeketa modulua, deskodetze modulua, ausazko zenbakiak sortzeko modulua, erlojua soilik dituzte). , berrezarri modulua, memoria kontrol unitatea eta baita kontrol modulua ere), zirkuitu batzuen diseinuan zirkuitu asinkronoaren diseinua hartzen da. Prozesu honetan ikusi genuen erlojuaren zuhaitzak logika digitalaren energia-kontsumoaren zati handi bat kontsumitzen duenez (% 30 inguru edo gehiago), erlojuaren zuhaitzaren energia-kontsumoa murriztea ere energia-kontsumoaren murrizketa bihurtu da. logika digitala eta etiketa txip osoaren potentzia. Urrats garrantzitsua kontsumorako.
2 Txip potentziaren konposizioa eta energia kontsumoa murrizteko metodoak
2.1 Energia kontsumoaren osaera
1. irudia Txiparen energia kontsumoaren osaera
Energia kontsumo dinamikoak batez ere zirkuitulaburreko energia kontsumoa eta iraulitako energia kontsumoa hartzen ditu barne, hauek baitira diseinu honen energia kontsumoaren osagai nagusiak. Zirkuitulaburreko energia-kontsumoa barneko energia-kontsumoa da, P hodiak eta N hodiak gailuko momentu jakin batean pizten duten berehalako zirkuitulaburrak eragindakoa. Fakturazio energiaren kontsumoa CMOS gailuaren irteeran karga kapazitantzia kargatzeak eta deskargatzeak eragiten du. Ihes-energia kontsumoak batez ere atalaseko ihesak eta atearen ihesak eragindako energia kontsumoa barne hartzen ditu.
Gaur egun, energia kontsumoko bi iturri garrantzitsuenak hauek dira: kapazitantziaren bihurketa eta atalasearen ihesaldia.
2.2 Energia kontsumoa murrizteko metodo nagusiak
2. irudia Txiparen energia kontsumoa murrizteko metodo nagusiak
2.2.1 Murriztu Vdd elikatze-tentsioa
Tentsio uhartea: modulu ezberdinek elikatze tentsio desberdinak erabiltzen dituzte.
MulTI mailako tentsioaren eskalatzea: tentsio iturri anitz daude modulu berean. Tentsio iturri horien artean aldatu aplikazio desberdinen arabera.
Tentsio dinamikoaren maiztasun eskalatzea: "maila anitzeko tentsioaren doikuntza" bertsio berritua, modulua bakoitzaren lan maiztasunaren arabera dinamikoki doitzen duena.
AdapTIve Voltage Scaling: DVFSren bertsio berritua, zirkuituaren portaera kontrolatu dezakeen feedback zirkuitua erabiltzen duena, tentsioa modu egokian doitzeko.
Azpi atalaseko zirkuitua (diseinua zailagoa da eta ikerketa akademikoaren esparruan jarraitzen du)
2.2.2 Murriztu f maiztasuna eta A errotazio-tasa
Kodeen optimizazioa (faktore arruntak ateratzea, baliabideak berrerabiltzea, operandoen isolazioa, serieko lana, kontsumo energetiko txikiena murrizteko, etab.)
Atariko erlojua
Erloju anitzeko estrategia
2.2.3 Kargatu kapazitantzia (CL) eta transistorearen tamaina (Wmos) murriztu
Unitate sekuentzialak murriztu
Txirbil azalera eta eskala murriztea
Prozesua berritzea
2.2.4 Ihes korronte txikia murriztu
Kontrolaren atalaseko tentsioa (Atalaseko Tentsioa) (atalaseko tentsioa ↑ ihes korrontea ↓ MTCMOS, VTCMOS, DTCMOS erabiliz gero)
Kontrolatu atearen tentsioa (Gate Tentsioa) (atearen iturriaren tentsioa kontrolatuz ihes korrontea kontrolatzeko)
Transistor pila (konektatu transistore erredundanteak seriean, erresistentzia handitzen ihes korrontea murrizteko)
Aterrizko iturri elektrikoa (potentzia handitzea edo PSO) (moduluak funtzionatzen ez duenean, itzali korrontea ihes korrontea modu eraginkorrean murrizteko)
3 Erlojuaren zuhaitzaren energia optimizatzea RFID txipean
Txipa funtzionatzen ari denean, energia kontsumoaren zati handi bat erloju sarearen fakturazioari zor zaio. Erloju sarea handia bada, zati horrek eragindako potentzia galera oso handia izango da. Potentzia baxuko teknologia askoren artean, atariko erlojuak murriztapen efektu handiena du iraulitako energia kontsumoan eta barne energia kontsumoan. Diseinu honetan, maila anitzeko ateko erlojuaren teknologia eta erlojuaren zuhaitza optimizatzeko estrategia berezi baten konbinazioak energia kontsumoaren zati handi bat aurrezten du. Proiektu honek energia optimizatzeko hainbat optimizazio estrategia erabili zituen diseinu logikoan, eta zenbait metodo probatu zituen back-end sintesian eta diseinu fisikoan. Aurrealdeko eta atzeko muturreko potentziaren optimizazio eta iterazio batzuen bidez, kode logikoaren diseinua eta gutxieneko energia kontsumoa aurkitu dira Ikuspegi integratua.
4.1 Gehitu eskuz erlojuaren ataria RTL etapan
3. irudia Atariko erlojuaren eskema
modulua data_reg (En, Data, clk, out)
sarrera En, clk;
input [7: 0] Datuak;
irteera [7: 0] out;
beti @ (posedge clk)
if (En) out = Datuak;
endmodule
Etapa honen xedea bikoitza da batez ere: lehena ateko erloju unitate bat gehitzea da fakturazio tasa kontrolatzeko eta energia kontsumo dinamikoa modu arrazoituagoan murrizteko modulu bakoitzaren erlojuaren fakturazio probabilitatearen arabera. Bigarrena, ahal den neurrian egitura orekatua duen erloju sarea sortzea da. Energia kontsumoa murrizteko erlojuaren atzealdeko zuhaitzaren sintesi fasean erloju buffer batzuk gehi daitezkeela ziurtatu daiteke. Galdaketa-zelulen liburutegiko ICG (Integrated Gating) unitatea zuzenean erabil daiteke benetako kodearen diseinuan.
4.2 Sintesi faseko tresnak ate integratuan txertatzen dira
4. irudia Atariko erlojua txertatzea logika sintesian
# Ezarri erlojuaren atariko aukerak, max_fanout lehenetsia mugagabea da
set_clock_gating_style -sequential_cell latch \
-ertz_positibo_logika {integratua} \
-kontrol_puntua \ aurretik
-kontrol_seinale eskaneatu_gaitu
# Sortu erlojuaren zuhaitz orekatuagoa "beti gaituta" ICGak txertatuta
ezarri power_cg_all_registers egia
ezarri power_remove_redundant_clock_gates egia
read_db design.gtech.db
egungo_diseinua goian
lotura
iturriaren diseinua.cstr.tcl
# Txertatu erlojuaren ataria
txertatu_erloju_esteka
konpilatu
# Sortu txertatutako erlojuaren ateari buruzko txostena
txostena_erloju_apustua
Etapa honen helburua tresna integratua (DC) erabiltzea da ateko atea automatikoki txertatzeko, energia kontsumoa gehiago murrizteko.
Kontuan izan behar da ICG txertatzeko parametroen ezarpenak, hala nola fanout maximoa (zenbat eta handiago izan, orduan eta energia aurreztu gehiago, orduan eta orekatuago dago fanout, orduan eta txikiagoa da diseinuaren arabera, irudian agertzen den moduan), eta minimum_bitwidth parametroaren ezarpena Gainera, normalean irekitako ICG bat sartu behar da ate kontrol egitura konplexuagoetarako erlojuaren sare egitura orekatuagoa izan dadin.
4.3 Erlojuaren zuhaitzaren sintesi fasean energia kontsumoa optimizatzea
5. irudia Bi erloju zuhaitz egituren konparazioa (a): maila anitzeko sakonera mota; (b): maila lauko mota laua
Lehenik eta behin, sartu erlojuaren zuhaitzaren parametro integralen eragina erlojuaren zuhaitzaren egituran:
Distira: erlojuaren distira, erlojuaren zuhaitzaren helburu orokorra.
Txertatze atzerapena (latentzia): erlojuaren ibilbidearen atzerapen osoa, erlojuaren zuhaitzaren maila kopuruaren gehikuntza mugatzeko erabiltzen dena.
Taranstion maximoa: bihurketa gehieneko denborak lehen mailako bufferrak bultza ditzakeen bufferren kopurua mugatzen du.
Max Capacitance Max Fanout: gehieneko karga-ahalmenak eta gehienezko fanout-ak lehen mailako bufferrak bultza ditzakeen bufferren kopurua mugatzen dute.
Diseinu orokorrean erlojuaren zuhaitzaren sintesiaren azken helburua erlojuaren okertasuna murriztea da. Maila kopurua handituz eta fanout maila bakoitza murriztuz buffer gehiago inbertituko dira eta zehaztasun handiagoarekin orekatuko bide bakoitzaren latentzia orekatuko da okertu txikiagoa lortzeko. Potentzia txikiko diseinurako, batez ere erlojuaren maiztasuna baxua denean, denbora-eskakizunak ez dira oso handiak, beraz, erlojuaren zuhaitzaren eskala murriztu daitekeela espero da, erlojuaren zuhaitzak eragindako konmutazio dinamikoko energia-kontsumoa murrizteko. Irudian agertzen den moduan, erlojuaren zuhaitzaren maila kopurua murriztuz eta haizagailua handituz, erlojuaren zuhaitzaren tamaina modu eraginkorrean murriztu daiteke. Hala ere, buffer kopurua murriztu dela eta, maila askotako erloju zuhaitzak baino maila kopuru txikiagoa duen erlojuaren zuhaitzak orekako bide bakoitzaren latentzia gutxi gorabehera orekatu eta okertu handiagoa lortzen du. Erlojuaren zuhaitzaren eskala murrizteko helburuarekin potentzia txikiko erlojuaren zuhaitzaren sintesia okertu jakin bat handitzearen kontura dela ikus daiteke.
Zehazki RFID txip honetarako TSMC 0.18um CMOS LOGIC / MS / RF prozesua erabiltzen dugu, eta erlojuaren maiztasuna 1.92M-koa da, oso baxua. Une honetan, erlojua erlojuaren zuhaitzaren sintesia egiteko erabiltzen denean, erloju baxua erlojuaren zuhaitzaren eskala murrizteko erabiltzen da. Energia kontsumoaren erlojuaren zuhaitzaren sintesiak batez ere okertzearen, latentziaren eta transitoiaren mugak ezartzen ditu. Fanout-a mugatzeak erlojuaren zuhaitz-maila handitu eta energia-kontsumoa handituko duenez, balio hori ez dago ezarrita. Liburutegiko balio lehenetsia. Praktikan, 9 erloju zuhaitz murrizketa desberdin erabili ditugu, eta mugak eta emaitza integralak 1. taulan agertzen dira.
5 Ondorioa
1. taulan ageri den bezala, joera orokorra da helburuaren okertzea zenbat eta handiagoa izan, orduan eta txikiagoa da azken erlojuaren zuhaitzaren tamaina, orduan eta txikiagoa da erlojuaren zuhaitz buffer kopurua eta orduan eta txikiagoa da dagokion energia kontsumo dinamikoa eta estatikoa. Horrek erlojuaren zuhaitza gordeko du. Kontsumoaren xedea. Ikusten denez, helburuaren okertzea 10ns baino handiagoa denean, energia-kontsumoa ez da funtsean aldatzen, baina okertzeko balio handiak atxikitze-denboraren narriadura ekarriko du eta kronometroa konpontzean txertatutako buffer kopurua handituko du konpromisoa hartu beharko litzateke. Taulatik 5. estrategia eta 6. estrategia dira irtenbide hobetsiak. Horrez gain, okertzearen ezarpen optimoa hautatuta dagoenean, ikus dezakezu trantsizioko Max balioa zenbat eta handiagoa izan, orduan eta azken kontsumoa txikiagoa dela. Erlojuaren seinalearen trantsizio denbora zenbat eta luzeagoa izan, orduan eta energia txikiagoa behar dela uler daiteke. Horrez gain, latentzia-murriztapenaren ezarpena ahalik eta gehien handitu daiteke, eta haren balioak eragin txikia du azken kontsumoaren emaitzan.
Gure beste produktu:
