Haririk gabeko sistema gauzatzea RF potentzia anplifikadorearen kontrolatzailea erabiliz

Gaur egun, 8Vpp eta pultsu zabaleraren modulazio RF goi tentsio / potentzia handiko gidariak 1.2V 65nm CMOS teknologia oinarritzat hartuta egin daitezke. 0.9 eta 3.6 GHz bitarteko eragiketa maiztasunaren barruan, txipak 8.04Vpp-ko gehieneko irteera swing bat eman dezake 50Ω-ko kargara 9V-ko funtzionamendu tentsioan. Horri esker, CMOS kontrolatzaileek LDMOS eta GaN bezalako potentzia transistoreak zuzenean konektatu eta gidatu ditzakete. Kontrolatzaile honen erresistentzia maximoa 4.6Ω da. 2.4GHz-en neurtutako zikloaren kontrol-eremua% 30.7 eta% 71.5 artekoa da. Oxido geruza meheko drainatze luzapeneko MOS gailu berria erabiliz, gidariak goi tentsioko funtzionamendu fidagarria lor dezake eta gailu berri honek ez du kostu osagarririk behar CMOS teknologiak ezartzen duenean.

Haririk gabeko eskuko komunikazio irrati modernoak (irrati frekuentzia (RF) potentzia anplifikadoreak (PA) barne) CMIC submikron sakonetan inplementatzen dira. Hala ere, hari gabeko azpiegitura sistemetan, irteerako potentzia maila handiagoak behar direla eta, beharrezkoa da RF PA siliziozko LDMOS edo teknologia hibridoen bidez lortzea (GaA eta GaN aurreratuagoak, esaterako). Konfiguragarri diren azpiegitura sistemen hurrengo belaunaldirako. Beste modu batera esanda, badirudi PA moduko (SMPA) switch moduak banda anitzeko moduko transmisoreentzako beharrezko malgutasuna eta errendimendu handia eskaintzen dituela. Hala ere, oinarrizko estazioko SMPAan erabilitako potentzia handiko transistoreak transmisorearen CMOS modulu digital guztietara konektatzeko, goi tentsioko (HV) swing bat sortzeko gai den banda zabaleko RF CMOS kontrolatzailea behar da. Potentzia handiko transistorearen errendimendu hobea lortzeaz gain, seinale digitalaren prozesamendua zuzenean erabil daiteke beharrezko SMPA sarrerako pultsu uhin forma kontrolatzeko, sistemaren errendimendu orokorra hobetuz.

Diseinuaren erronka

LDMOS edo GaN SMPAren sarrerako kapazitatea hainbat pikofarada izan ohi da eta 5Vpp baino anplitudea handiagoa duen pultsu seinale batek gidatu behar du. Hori dela eta, SMPA CMOS kontrolatzaileak tentsio altuko eta watt mailako RF potentzia eman behar du. Zoritxarrez, mikrosuben azpiko CMOS sakonak erronka ugari sortzen ditu goi tentsioko eta potentzia handiko anplifikadoreak eta kontrolatzaileak lortzeko, batez ere funtzionamendu tentsio maximo oso baxua (hau da, fidagarritasun arazoek eragindako matxura tentsio baxua) eta galera handiak dituzten pasibo pasiboak. Gailuak (inpedantziaren transformaziorako adibidez).

Dauden irtenbideak

Ez dago metodo asko goi tentsioko zirkuituak ezartzeko. Tentsio altuko tolerantzia transistorez jabetu daitezkeen irtenbide teknikoak (ate anitzeko oxidoa, adibidez) erabil daitezke, baina kostua da produkzio prozesua garestia dela, eta maskarak eta prozesatzeko urrats gehigarriak gehitu behar zaizkio oinarrizko CMOS prozesuari. irtenbidea ez da aproposa. Gainera, tentsio altuko tolerantzia modu fidagarrian handitzeko, oinarrizko lineako transistore estandarrak (oxido gailu mehe / lodiak erabiliz) soilik erabiltzen dituen zirkuituaren eskema erabil daiteke. Bigarren metodoan, gailuen pilaketa edo serie katodoak dira adibiderik ohikoenak. Hala ere, RFren konplexutasunak eta errendimenduak muga handiak dituzte, batez ere seriean konektatutako katodo (edo pilatutako) gailuen kopurua 2ra edo gehiagora handitzen denean. Tentsio altuko zirkuituak ezartzeko beste modu bat da drainatze hedatuko eremu efektu transistoreak (EDMOS) oinarrizko lineako CMOS teknologian erabiltzea artikulu honetan deskribatzen den moduan.

Irtenbide berria

Hustubidea luzatzeko gailua kableatzeko teknologia adimendunean oinarritzen da, ACTIVE (silizioa), STI (oxidoa) eta GATE (polisilizio) eskualdeetan oso dimentsio finak lortzeaz gain, oinarrizko lerroak kostu gehigarririk gabe erabiltzea. CMOS teknologiak goi tentsioko tolerantziako bi transistore gauzatzen ditu, PMOS eta NMOS. EDMOS gailu horien RF errendimendua prozesu hau erabiltzen duten transistore estandarren aldean txikiagoa den arren, oraindik ere goi tentsioko zirkuitu osoan erabil daitezke, HV zirkuitu baliokide batzuekin (esate baterako, serieko katodoekin) lotutako galera mekanismo garrantzitsuak ezabatzen direlako. ) Errendimendu orokor handiagoa lortzeko.

Hori dela eta, artikulu honetan deskribatutako goi tentsioko CMOS kontrolatzaile topologiak EDMOS gailuak erabiltzen ditu gailuak pilatzea ekiditeko. RF CMOS kontrolatzaileak oxidozko geruza meheko EDMOS gailuak hartzen ditu eta 65 nm-ko egoneko energia baxuko oinarrizko CMOS prozesuaren bidez fabrikatzen da, eta ez da maskarako urrats edo prozesurik behar. PMOS eta NMOS kasuan, gailu horietan neurtutako fTak 30GHz eta 50GHz gainditzen ditu, hurrenez hurren, eta hauen matxura-tentsioa 12V-ra mugatzen da. Abiadura handiko CMOS kontrolatzaileek aurrekaririk gabe lortu dute irteera swing bat 8Vpp-ra 3.6GHz-ra arte. Horrelako banda zabalean oinarritutako SMPA batek gidatzen du.

1. irudia hemen deskribatutako kontrolatzailearen egituraren diagrama eskematikoa da. Irteera fasean EDMOS oinarritutako inbertsore bat dago. EDMOS gailuak zuzenean abiarazi daitezke tentsio baxuko abiadura handiko transistore estandarren bidez, eta horrek erraztu egiten du irteera etapa eta beste CMOS zirkuitu digital eta analogikoak txip bakarrean integratzea. EDMOS transistore bakoitza buffer koniko batek (A eta B bufferrak 1. irudian) 3 CMOS inbertsore-etapak ezarrita bultzatzen du. Bi bufferrek DC maila desberdinak dituzte CMOS inbertsore bakoitzak 1.2 V-ko tentsioan egonkortasunez funtziona dezan (teknologiak mugatuta, hau da, VDD1-VSS1 = VDD0-VSS0 = 1.2V). Energia hornidurako tentsio desberdinak erabiltzeko eta korronte alternoko funtzionamendu bera ahalbidetzeko, bi bufferrek egitura bera dute eta sakoneko N putzu (DNW) geruza bereizi batean sartzen dira. Kontrolatzailearen irteera kulunkatzea VDD1-VSS0-k zehazten du, eta EDMOS gailuaren matxura tentsio maximoa gainditzen ez duen edozein balio nahieran hauta daiteke, barne kontrolatzailearen funtzionamendua aldatu gabe jarraitzen duen bitartean. DC mailako desplazamendu zirkuituak buffer bakoitzaren sarrerako seinalea bereiz dezake.

1. irudia. RF CMOS disko zirkuituaren eta dagozkion tentsio uhin formen eskema.

CMOS kontrolatzailearen beste funtzio bat irteerako uhin karratuaren pultsuen zabalera kontrolatzea da, hau da, pultsu zabaleraren modulazioaren bidez (PWM) atari aldakorraren alborapenaren teknologiaren bidez gauzatzen da. PWM kontrolak doitzeko eta doitzeko funtzioak lortzen laguntzen du eta, horrela, SMPA gailu aurreratuen errendimendua hobetzen da. A eta B bufferren lehen inbertsorearen (M3) alborapen mailak RF sarrerako seinale sinusoidala gora / behera mugi dezake inbertsore beraren kommutazio-atalaseari erreferentzia eginez. Alborapen tentsioaren aldaketak M3 inbertsorearen irteera pultsuaren zabalera aldatuko du. Ondoren, PWM seinalea M2 eta M1 beste bi inbertsoreen bidez igorriko da eta RF kontrolatzailearen irteera fasean (EDMOS) konbinatuko da.