Bihurgailu analogiko-digitalarekin (ADC) diseinatzerakoan, erraza da oker uste izatea sarrera seinalea ADCren eskala osora betetzeko murrizteak seinale-zarata erlazioa (SNR) nabarmen jaitsiko dela. ).
Tentsio zabaleko kulunkei aurre egin behar dieten sistema diseinatzaileek bereziki kezkatzen dute hori. Gainera, tentsio altuagoekin elikatutako ADCekin alderatuta, tentsio baxuekin (5V edo txikiagoak) elikatutako ADCak askotarikoagoak dira.
Tentsio hornidura handiagoak energia kontsumo handiagoa eta zirkuitu plaken diseinua konplexuagoa izan ohi du (adibidez, deskonektatzeko kondentsadore gehiago behar dira).
Sentsoreek edo sistemek sortutako seinale asko goi tentsioko bipolarraren seinaleak dira (hala nola oso erabilia den ± 10V seinalea). Hala ere, seinale hori ADC bidez pasatzeko modu erraz asko daude; goi tentsioko ADC soluzio integratu ugari ere erabil daitezke: eskala osoko sarrera seinale handi hori maneiatu dezake SNRri uko egin gabe. Irtenbide hauek hornidura tentsio oso altua behar dute sarrerako barrutiko eskakizunak betetzeko, eta haien energia kontsumoa ere nahiko handia da (1. irudia). Tentsio altuko ADC hauek seinalea girotzeko (op amp) irtenbideen aukeraketa ere murrizten dute. Seinalea goi tentsioko eta behe tentsioko sarreren konbinazioarekin multiplexatu behar bada, sistemaren kostua nabarmen handituko da (2. irudia).
Sarrerako anplifikadorea ere erabil dezakezu seinalea eskalatzeko behe-tentsioko ADC eskala osoko sarrerako barrutira egokitzeko. Seinalea girotzeko zirkuitu hau sarrera multiplexatu batera konektatu daiteke, seinale guztiak ADC barrutiarekin bat etor daitezen (3. irudia).
Seinalearen tentsioaren eskalatzeko anplifikadorea erabiltzerakoan, zarata anplifikadorearen sarrerarekin aipatzen da. Une honetan, bi zarata iturri nagusi daude: anplifikadorearen sarrerako erreferentzia zarata eta ADC sarrerako erreferentzia zarata murriztua. Bi zarata-iturri hauek lauhilekoan elkartzen dira. Gainera, anplifikadorearen zaratak ADC sarrerako banda zabaleraren eta anplifikadorearen eta ADC sarreraren arteko aliasing aurkako iragazkiak ere iragazten ditu, ikus 4. irudia.
4. irudia: zoom anplifikadoreak zarata sartzen du, baina zarata RC zirkuituak eta ADC sarrerako sareak iragazten dute.
SNR sistemaren (anplifikadorearen sarrerako terminalaren) kalkulu formula hau da:
Non: VnADC sarrerako RMS zarata da ADC; VnOPA anplifikadorearen sarrerako erreferentzia zarata da (sarreraren erreferentzia bider X) = polo bakarreko -3dB maiztasuna.
ADC, ADC sarrerako erreferentzia zarata eta anplifikadorearen eskala faktorearen eskala osoko tartea kontuan hartuta, SNR galera murrizteko helburuan eragina izango duten bi aldagai daude: iragazkiaren ebaketa maiztasuna eta anplifikadorearen sarrerako erreferentzia zarata.
Seinale iturriak maiztasun baxuko osagaiak baldin baditu, iragazkia diseinatu daiteke anplifikadoreak sarrerako zarata handiagoa jasan dezan (sarrerako zarata handiagoa energia kontsumo eta kostu txikiagoekin lotuta egon ohi da). ADC-k sistemaren banda zabalera mugatzen badu, anplifikadoreak nahikoa sarrera erreferentziako zarata baxua izan behar du SNR galera tarte onargarri batean kontrolatzeko.
Adibidez, ± 10V sarrera seinalea eta 5VP-P eskala osoko ADC 92dB-ko SNR batekin, eskala faktorea (sarreraren proportzioa eskala osoko tartean) 4 da. ADC sarrerako erreferentzia zarata datu-orria 44.4 nV RMS da. Iragazkiaren ebaketa maiztasuna 10kHz-koa dela eta anplifikadorearen sarrerako erreferentzia zarata 10nV / (Hz) 1/2 dela suposatuz, SNR galera hau da: SNR (galera) = 0.035dB.
Iragazkirik ez badago eta ADC banda zabalera 10 MHz-koa dela suposatzen bada, SNR galera bera lortzeko, beharrezko sarrerako erreferentzia zarata 0.3nV / (Hz) 1/2 bihurtzen da. Eskakizun hau oso zorrotza da.
10MHz-ko banda zabalera berdina duen ADC batentzat, SNR (galera) = 0.5dB onartzen bada, anplifikadorearen zarataren eskakizuna 4nV / (Hz) 1/2 da, nahiko erraza da inplementatzea.
Hori dela eta, sistemaren banda zabalera eta onargarria den SNR galera ematen badira, goi tentsioko seinalea eskala osoko tarte baxuko ADC bihurtzeko anplifikadore proportzionala gehitzea guztiz bideragarria izango da. Swing anplitude desberdineko seinale anitz multiplexatutako behe-tentsioko ADC batera ematean, irtenbide honek sistema kostu eraginkorra lor dezake.
Gure beste produktu:
